본문으로 이동

32 nm 공정

위키백과, 우리 모두의 백과사전.

(32 나노미터 공정에서 넘어옴)

반도체 소자 제조

MOSFET 스케일링 (공정 노드)
010 µm – 1971 006 µm – 1974 003 µm – 1977 1.5 µm – 1981 001 µm – 1984 800 nm – 1987 600 nm – 1990 350 nm – 1993 250 nm – 1996 180 nm – 1999 130 nm – 2001 090 nm – 2003 065 nm – 2005 045 nm – 2007 032 nm – 2009 022 nm – 2012 014 nm – 2014 010 nm – 2016 007 nm – 2018 005 nm – 2020 003 nm – 2022
미래 002 nm – 2024
하프 노드 집적도 CMOS 소자 (멀티게이트) 무어의 법칙 반도체 산업 나노전자
v • d • e • h

32 nm(나노미터) 공정은 회로선 폭이 32 nm인 반도체를 다루는 CMOS 반도체 제조 공정이다.

32 나노미터 제조 공정을 적용한 프로세서[편집]

인텔 코어 i3, 인텔 코어 i5의 애런데일, 클락데일.^[1]
인텔 2세대 코어 프로세서 샌디브리지.
웨스트미어 아키텍처인 "걸프타운" 인텔 코어 i7 980x 익스트림 에디션.
인텔 6코어 프로세서 코어 i7-970.
AMD 불도저 프로세서
AMD 퓨전 프로세서 중 코드명 라노

각주[편집]

↑ “Intel Debuts 32-NM Westmere Desktop Processors”. InformationWeek. 2010년 1월 7일. 2010년 3월 17일에 원본 문서에서 보존된 문서. 2011년 8월 16일에 확인함.

외부 링크[편집]

(영어) Chipmakers gear up for manufacturing hurdles
(영어) Sony, IBM, and Toshiba partnering on semiconductor research
(영어) IBM and AMD partnering on semiconductor research Archived 2006년 7월 16일 - 웨이백 머신
(영어) Slashdot discussion
(영어) Intel press release
(영어) Intel 32 nm process
(영어) Intel 32 nm SRAM demonstration at IDF 2007
(영어) Samsung self-aligned double patterning technology^{[깨진 링크(과거 내용 찾기)]}

이 글은 공학에 관한 토막글입니다. 여러분의 지식으로 알차게 문서를 완성해 갑시다.

원본 주소 "https://ko.wikipedia.org/w/index.php?title=32_nm_공정&oldid=35579457"

국제 반도체 기술 로드맵 리소그래피 노드

숨은 분류: