다이 슈링크

다이 슈링크(die shrink)는 반도체 소자, 주로 트랜지스터의 단순 반도체 공정을 가리킨다. 다이를 축소하는 작업은 일반적으로 리소그래피 노드의 발전을 포함하는 고급 제조 공정을 사용하여 다소 동일한 회로를 생성한다. 이는 프로세서에 대한 주요 아키텍처 변경이 없기 때문에 연구 개발 비용을 낮추는 동시에 동일한 실리콘 웨이퍼 조각에서 더 많은 프로세서 다이를 제조할 수 있어 제품당 비용이 절감되므로 칩 회사의 전체 비용이 절감된다.

다이 슈링크는 삼성, 인텔, TSMC, SK 하이닉스와 같은 반도체 회사와 AMD(이전 ATI 포함), NVIDIA 및 미디어텍과 같은 팹리스 제조업체에서 가격을 낮추고 성능을 높이는 중요한 공정이다.

하프 시링크[편집]

하프 시링크
기본 ITRS 노드	스톱갭(Stopgap) 하프노드(half-node)
180 nm	150nm
130nm	110nm
90nm	80nm
65nm	55nm
45nm	40nm
32nm	28nm
22nm	20nm
16nm	14nm
11nm	10nm

같이 보기[편집]

집적회로

이 글은 기술에 관한 토막글입니다. 여러분의 지식으로 알차게 문서를 완성해 갑시다.

반도체 소자 제조

MOSFET 스케일링 (공정 노드)
010 µm – 1971 006 µm – 1974 003 µm – 1977 1.5 µm – 1981 001 µm – 1984 800 nm – 1987 600 nm – 1990 350 nm – 1993 250 nm – 1996 180 nm – 1999 130 nm – 2001 090 nm – 2003 065 nm – 2005 045 nm – 2007 032 nm – 2009 022 nm – 2012 014 nm – 2014 010 nm – 2016 007 nm – 2018 005 nm – 2020 003 nm – 2022
미래 002 nm – 2024
하프 노드 집적도 CMOS 소자 (멀티게이트) 무어의 법칙 반도체 산업 나노전자
v • d • e • h