사용자:Calix2001/작업장
| 반도체 소자 제조 |
|---|
 |
|
미래
|
반도체 제조 공정에서 반도체에 대한 국제 기술 로드맵(ITRS)은 5 nm 공정을 7 nm 공정 다음의 MOSFET 기술 노드로 정의한다. 삼성전자와 TSMC는 2020년에 애플과 마벨, 화웨이, 퀄컴 등의 고객사에 공급할 5 nm 칩의 대량 생산에 들어갔다.[1][2]
"5 나노미터"라는 용어는 트랜지스터의 실제 물리적 특성(예: 게이트 길이나 금속 피치, 게이트 피치 등)과는 관련이 없다. 증가된 트랜지스터의 밀도나 속도, 감소된 전력 대 성능비 측면에서 새롭고 향상된 실리콘 반도체 칩 공정의 세대를 지칭하기 위해 파운드리 업계에서 사용하는 상업적 마케팅 용어이다. [3][4]
5 nm 공정 노드[편집]
| 삼성[5] | TSMC[6] | 인텔[7] | |
|---|---|---|---|
| 공정 이름 | 5LPE | N5 | Intel 4 |
| 트랜지스터 밀도 (MTr/mm2) | 127 | 171.3[7] | ~200 |
| SRAM의 비트셀 크기 (μm2) | 0.026 | 0.017~0.019 | Unknown |
| 트랜지스터 게이트 간격 (nm) | 57 | 48 | Unknown |
| 시험 양산(Risk production) 연도 | 2018 | 2019 | 2022 |
| 최초 제품 출하 연도 | 2020[8] | 2020[9] | 2023 |
5 nm 이후[편집]
이 부분의 본문은 3 nm 공정입니다.3 nm 공정은 5 nm의 다음 세대의 반도체 공정을 일컫는 보편적인 용어이다. 2021년 기준으로 TSMC는 N3를 2022년 하반기에 출시할 계획이며, 삼성전자와 인텔은 2023년 중 양산을 목표로 하고 있다.[10][11][7]
삼성전자의 경우 3 nm 공정에서 MBCFET이라는 자체 변형 GAAFET을 타사보다 조기 도입할 예정이며, TSMC와 인텔은 3 nm 공정까지는 FinFET을 사용하고 2 nm 공정에서 도입할 예정이다.[12]
각주[편집]
- ↑ Dr. Ian Cutress (2020년 8월 25일). “‘Better Yield on 5nm than 7nm’: TSMC Update on Defect Rates for N5”. 《아난드텍》. 2020년 8월 28일에 확인함.
- ↑ “Marvell and TSMC Collaborate to Deliver Data Infrastructure Portfolio on 5nm Technology”. 《hpcwire》. 2020년 8월 25일. 2020년 8월 28일에 확인함.
- ↑ Dave James (2019년 9월 10일). “TSMC’s 7nm, 5nm, and 3nm “are just numbers… it doesn’t matter what the number is"”. 《pcgamesn》. 2020년 4월 20일에 확인함.
- ↑ Moore, Samuel (2020년 7월 21일). “A Better Way to Measure Progress in Semiconductors: It's time to throw out the old Moore's Law metric”. 《IEEE Spectrum》 (영어) (IEEE). 2021년 4월 20일에 확인함.
- ↑ “7nm, 5nm and 3nm Logic, current and projected processes”. 《semiwiki》. 2021년 9월 2일에 확인함.
- ↑ David Schor (2019년 4월 6일). “TSMC Starts 5-Nanometer Risk Production”. 《wikichip fuse》. 2019년 4월 7일에 확인함.
- ↑ 가 나 다 Dr. Ian Cutress (2021년 7월 26일). “Intel's Process Roadmap to 2025: with 4nm, 3nm, 20A and 18A?!”. 《아난드텍》. 2021년 7월 27일에 확인함.
- ↑ Andrei Frumusanu (2020년 11월 12일). “Samsung Announces Exynos 1080 - 5nm Premium-Range SoC with A78 Cores”. 《아난드텍》. 2021년 9월 2일에 확인함.
- ↑ Andrei Frumusanu (2020년 9월 15일). “Apple Announces 5nm A14 SoC - Meagre Upgrades, Or Just Less Power Hungry?”. 《아난드텍》. 2021년 9월 2일에 확인함.
- ↑ Anton Shilov (2021년 4월 26일). “TSMC Update: 2nm in Development, 3nm and 4nm on Track for 2022”. 《아난드텍》. 2021년 7월 27일에 확인함.
- ↑ Anton Shilov (2021년 7월 9일). “Samsung: Deployment of 3nm GAE Node on Track for 2022”. 《아난드텍》. 2021년 7월 27일에 확인함.
- ↑ Nancy Cohen (2019년 5월 18일). “Samsung at foundry event talks about 3nm, MBCFET developments”. 《TechXplore》. 2021년 9월 2일에 확인함.