샌디브리지: 두 판 사이의 차이
잔글 r2.7.1) (로봇이 더함: ar:ساندي بريدج |
표제어로 선정된 단어로 바꿈. 내부 링크 수정. 링크 틀 수정. 내용 수정. |
||
15번째 줄: | 15번째 줄: | ||
| 최저FSB단위 = |
| 최저FSB단위 = |
||
| 최고FSB단위 = |
| 최고FSB단위 = |
||
| 최소공정 = |
| 최소공정 = [[32 나노미터 공정|32 nm]] |
||
| 최대공정 = |
| 최대공정 = |
||
| 제조사1 = [[인텔]] |
| 제조사1 = [[인텔]] |
||
27번째 줄: | 27번째 줄: | ||
== 내용 == |
== 내용 == |
||
인텔 프로세서의 마이크로아키텍처 코드네임으로서 네할렘을 이을 차세대 마이크로아키텍처이다. 인텔은 이스라엘 개발 센터(IDC)를 중심으로 2006년부터 |
샌디브리지는 인텔 프로세서의 마이크로아키텍처 코드네임으로서 네할렘을 이을 차세대 마이크로아키텍처이다. 인텔은 이스라엘 개발 센터(IDC)를 중심으로 2006년부터 샌디브리지의 개발을 시작했으며 '[[네할렘 마이크로아키텍처#웨스트미어|웨스트미어]]' 부터 적용될 [[32 나노미터 공정|32 nm 공정]] 기술을 적용할 예정이다.<ref>{{뉴스 인용 |
||
|제목 = Intel Life After "Conroe" |
|||
|url = http://www.dailytech.com/article.aspx?newsid=2649 |
|||
|출판사 = DailyTech |
|||
|저자 = Kristopher Kubicki |
|||
|쪽 = |
|||
|날짜 = 2007-04-17 |
|||
|확인날짜 = 2011-08-31}}</ref> 이 코어의 이전 이름은 이스라엘 개발 센터가 붙인 '게셔'(히브리어로 다리를 의미함)였지만 인텔의 저스틴 래트너가 2007년 춘계 [[인텔 개발자 포럼]] 기조연설에서 언급하였듯이 게셔는 이스라엘의 한 정당의 이름과 중복된다는 이유로 2007년 4월 17일에 이름을 수정했다.<ref>{{뉴스 인용 |
|||
|제목 = Justin Ratner brings out the babes |
|||
|url = http://www.theinquirer.net/default.aspx?article=38969 |
|||
|저자 = Charlie Demerjian |
|||
|출판사 = The Inquirer |
|||
|날짜 = 2007-05-20 |
|||
|확인날짜 = 2011-08-31}}</ref><ref>{{웹 인용 |
|||
|제목 = Lynnfield on track for Holiday Refresh 2009, Havendale purposed delay to Jan 2010 - Expreview.com |
|||
|url = http://en.expreview.com/2008/09/04/lynnfield-has-powered-on-and-booted-linux-windows-prepare-for-holiday-refresh-2009/ |
|||
|저자 = |
|||
|날짜 = 2008-09-04 |
|||
|확인날짜 = 2011-08-31}}</ref> |
|||
==아키텍처== |
== 아키텍처 == |
||
인텔이 2006년 12월에 발표한 바에 의하면 |
인텔이 2006년 12월에 발표한 바에 의하면 샌디브리지의 사양은 다음과 같다.<ref>{{웹 인용 |성=Davis|이름=Ed|페이지=Slide #31|제목=Tera Tera Tera|url=http://bt.pa.msu.edu/TM/BocaRaton2006/talks/davis.pdf|accessdate=2007-06-01}}</ref><ref> [http://forums.vr-zone.com/showpost.php?p=3785868&postcount=1 vr-zone forum - Intel Larrabee GPU vs Gesher CPU] </ref><ref> [http://arstechnica.com/news.ars/post/20070604-clearing-up-the-confusion-over-intels-larrabee-part-ii.html ars - Clearing up the confusion over Intel's Larrabee, part II] </ref> 이러한 사양은 취소된 걸프타운 프로세서와 비슷하다. |
||
*4 GHz 클럭 속도 |
* 4 GHz 클럭 속도 |
||
*4 ~ 8 out-of-order 코어 |
* 4 ~ 8 out-of-order 코어 |
||
*[[스트리밍 SIMD 확장|SSE]] 사용않는 경우: 8 [[부동소수점|DP]] [[플롭스|GFLOPS]]/코어 (2 DP FP/클락), 32-64 DP GFLOPS/프로세서 |
* [[스트리밍 SIMD 확장|SSE]] 사용않는 경우: 8 [[부동소수점|DP]] [[플롭스|GFLOPS]]/코어 (2 DP FP/클락), 32-64 DP GFLOPS/프로세서 |
||
*SSE 사용하는 경우: 28 DP GFLOPS/코어 (7 DP FP/클락), 112-224 DP GFLOPS/프로세서 |
* SSE 사용하는 경우: 28 DP GFLOPS/코어 (7 DP FP/클락), 112-224 DP GFLOPS/프로세서 |
||
*64 KB L1 캐시/코어, (3 클락) |
* 64 KB L1 캐시/코어, (3 클락) |
||
*1 MB L2 캐시/코어, (9 클락) |
* 1 MB L2 캐시/코어, (9 클락) |
||
*8 MB L3 캐시/코어 (총 8-24 MB) (33 클락), 공용일것이며 코어들 간 동적으로 할당함 |
* 8 MB L3 캐시/코어 (총 8-24 MB) (33 클락), 공용일것이며 코어들 간 동적으로 할당함 |
||
*64 바이트 캐시 라인폭 |
* 64 바이트 캐시 라인폭 |
||
*256 바이트/사이클 링 버스 대역폭. 링버스는 코어들을 연결함 |
* 256 바이트/사이클 링 버스 대역폭. 링버스는 코어들을 연결함 |
||
*0-512 MB [[GDDR]] / fast DRAM |
* 0-512 MB [[GDDR]] / fast DRAM |
||
*64 GB/s GDDR / fast DRAM 메모리 대역폭 |
* 64 GB/s GDDR / fast DRAM 메모리 대역폭 |
||
* |
* 50 ns 대기시간의 [[퀵패스 인터커넥트|퀵패스]] 링크 당 17 GB/s 메모리 대역폭 |
||
여러 PC Watch 글들에 의하면<ref> |
여러 PC Watch 글들에 의하면<ref>[http://pc.watch.impress.co.jp/docs/2008/0129/kaigai412.htm 2つのCPU開発チームに競わせるIntelの社内戦略]</ref><ref>[http://translate.google.com/translate?hl=en&sl=ja&u=http://pc.watch.impress.co.jp/docs/2008/0818/kaigai459.htm&sa=X&oi=translate&resnum=4&ct=result&prev=/search%3Fq%3Dsandy%2Bbridge%2Bsite:pc.watch.impress.co.jp%26hl%3Den]</ref> |
||
* |
* 샌디브리지는 코어 2로부터 한 단계 뛰어넘는 혁신일 것이다. |
||
* |
* 샌디브리지는 전력 효율성이 뛰어날 것이다. |
||
*성능은 코어 갯수의 증가 없이도 향상될 것이다(넷버스트에서 코어 마이크로아키텍처로의 전환과 유사) |
* 성능은 코어 갯수의 증가 없이도 향상될 것이다(넷버스트에서 코어 마이크로아키텍처로의 전환과 유사) |
||
*CPU 코어는 확장가능 |
* CPU 코어는 확장가능 |
||
*미세한 32 nm 공정으로 부동소수점 연산장치는 나머지 코어에 비교하면 작음. |
* 미세한 32 nm 공정으로 부동소수점 연산장치는 나머지 코어에 비교하면 작음. |
||
*동적 터보는 플랫폼이 상대적으로 차가울 때 CPU의 소비전력이 TDP를 초과하는 것을 허용한다. 동작 주파수는 일분동안에 37%정도 높일 수 있으며 대부분의 경우에 20% 이상으로 동작한다. |
* 동적 터보는 플랫폼이 상대적으로 차가울 때 CPU의 소비전력이 TDP를 초과하는 것을 허용한다. 동작 주파수는 일분동안에 37%정도 높일 수 있으며 대부분의 경우에 20% 이상으로 동작한다. |
||
* |
* 샌디브리지가 노트북용으로 출시되기 전까지는 네할렘이 서버 플랫폼으로 지속될 것이다. 이것은 CPU의 시장이 두 CPU 라인이로 분할되는 것이다. |
||
* |
* 샌디브리지의 CPU와 GPU는 네할렘이 각각 두개의 다이에 있는 것과는 달리 하나의 다이에 존재할 것 같다. |
||
*고성능 CPU와 외부 칩 부품들로 인하여 버스가 개선될 것으로 보인다. 내부 버스도 또한 개선될 것이다. |
* 고성능 CPU와 외부 칩 부품들로 인하여 버스가 개선될 것으로 보인다. 내부 버스도 또한 개선될 것이다. |
||
* |
* 샌디브리지 마이크로아키텍처는 프로세서의 코어간 연결에 집중할 것이라고 말한다. |
||
*만약 22 nm로의 전환이 어려울때 |
* 만약 22 nm로의 전환이 어려울때 샌디브리지는 3 세대로 진행될 것 같다.(샌디브리지, 아이비브리지, 기타 다른 브리지). 이것은 네할렘과 코어 2에서 2세대로 간 것과는 다르다. |
||
노트북용 |
노트북용 샌디브리지는 마이크로아키텍처의 발표와 함께 같이 발표될 예정이다. 이말은 노트북용 네할렘의 생명주기가 1년으로 상대적으로 짧다는 얘기다. <ref> [http://pc.watch.impress.co.jp/docs/2008/0602/kaigai442.htm ソケット数の制約から脱却する |
||
Nehalem世代のIntel CPU] </ref> 플랫폼 칩셋은 'MCH'보다는 ' |
Nehalem世代のIntel CPU] </ref> 플랫폼 칩셋은 'MCH'보다는 '샌디브리지 시스템 에이전트'라 불릴것 같다.<ref> [https://intel.taleo.net/servlets/CareerSection?art_ip_action=FlowDispatcher&flowTypeNo=13&pageSeq=2&reqNo=205916&art_servlet_language=en&selected_language=en&csNo=10000#topOfCsPage Intel Career Section - Job description: System Validation Engineer – 550561] </ref> |
||
인텔은 |
인텔은 샌디브리지에 [[고급 벡터 확장]](AVX)이라고 하는 새로운 명령어 집합을 발표할 예정이다. |
||
<ref>{{웹 인용 | url=http://www.extremetech.com/article2/0,1697,2276802,00.asp | 제목=Intel Offers Peek at Nehalem and Larrabee | 저자=Jason Cross | 날짜=March 17, 2008 | 출판사=ExtremeTech}}</ref> 이러한 명령어는 [[스트리밍 SIMD 확장|SSE]]의 확장이다. 데이터 폭은 128비트에서 256 비트로 확대된다. 2개의 연산자 명령어 제한은 4개 연산자로 확대되고 향상된 데이터 재정렬 기능도 추가된. AVX는 부동 소수점 연산이 집중된 애플리케이션에 더욱 더 적합하다.<ref> [http://www.pcper.com/article.php?aid=534&type=expert&pid=3 Intel IDF Preview: Tukwilla, Dunnington, Nehalem and Larrabee] </ref> AVX의 향상으로 최대 FLOPS의 성능은 이전 세대 대비 두배 향상될 것이다. |
<ref>{{웹 인용 | url=http://www.extremetech.com/article2/0,1697,2276802,00.asp | 제목=Intel Offers Peek at Nehalem and Larrabee | 저자=Jason Cross | 날짜=March 17, 2008 | 출판사=ExtremeTech}}</ref> 이러한 명령어는 [[스트리밍 SIMD 확장|SSE]]의 확장이다. 데이터 폭은 128비트에서 256 비트로 확대된다. 2개의 연산자 명령어 제한은 4개 연산자로 확대되고 향상된 데이터 재정렬 기능도 추가된. AVX는 부동 소수점 연산이 집중된 애플리케이션에 더욱 더 적합하다.<ref> [http://www.pcper.com/article.php?aid=534&type=expert&pid=3 Intel IDF Preview: Tukwilla, Dunnington, Nehalem and Larrabee] </ref> AVX의 향상으로 최대 FLOPS의 성능은 이전 세대 대비 두배 향상될 것이다. 샌디브리지는 VEX 확장가능한 새로운 opocode를 지원 예정이다. <ref name = "TGDaily Sandy Ivy">[http://www.tgdaily.com/content/view/38891/135/ TGDaily]</ref> |
||
== 제품군 == |
== 제품군 == |
||
샌디브리지의 MP 서버(EX) 버전은 2012년 초에 출시될 예정이다. [http://microboy.seesaa.net/article/95885389.html] |
|||
샌디브리지의 DP 서버(EP) 버전은 8코어에 16개의 스레드를 처리 가능할 것으로 예정된다. 2011년 말에 출시 예정이다. [http://microboy.seesaa.net/article/95885389.html] |
|||
샌디브리지는 8 코어(16 스레드)와 16 MB L3 캐시도 예상된다.<ref>{{웹 인용 |
|||
|제목 = IDF Shanghaï : From Nehalem to Haswell |
|||
|url = http://www.canardplus.com/dossier-35-200-Processeur_de_Nehalem_a_Haswell.html |
|||
|저자 = CanardPC (French) |
|||
|날짜 = |
|||
|확인날짜 = }}</ref> |
|||
== 미래 제품 == |
== 미래 제품 == |
||
[[인텔 틱-톡]] 전략으로서 [[32 나노미터 공정|32 nm 공정]] 기술 기반의 샌디브리지는 2012년에 출시될 예정이며 [[아이비 브리지]]로 불릴 예정이다. [[22 나노미터 공정|22 nm 공정]] 기술 기반 아이비 브리지 이후는 [[해스웰]]이다.<ref>{{웹 인용 |
|||
|제목 = IDF Shanghaï : From Nehalem to Haswell |
|||
|url = http://www.canardplus.com/dossier-35-200-Processeur_de_Nehalem_a_Haswell.html |
|||
|저자 = CanardPC (French) |
|||
|날짜 = |
|||
|확인날짜 = }}</ref><ref>[http://computerworld.co.nz/news.nsf/tech/41076B60BD096CC5CC25740400135E28 Intel to deliver six-core Xeon processor this year]</ref> |
|||
== 같이 보기 == |
== 같이 보기 == |
2011년 8월 31일 (수) 21:09 판
이 문서는 자연스럽지 않게 번역되었으며, 기계 번역을 통해 작성되었을 수도 있습니다. |
틀:중앙 처리 장치 정보 샌디브리지(영어: Sandy Bridge)는 인텔의 중앙 처리 장치 겸 상표이다.
내용
샌디브리지는 인텔 프로세서의 마이크로아키텍처 코드네임으로서 네할렘을 이을 차세대 마이크로아키텍처이다. 인텔은 이스라엘 개발 센터(IDC)를 중심으로 2006년부터 샌디브리지의 개발을 시작했으며 '웨스트미어' 부터 적용될 32 nm 공정 기술을 적용할 예정이다.[1] 이 코어의 이전 이름은 이스라엘 개발 센터가 붙인 '게셔'(히브리어로 다리를 의미함)였지만 인텔의 저스틴 래트너가 2007년 춘계 인텔 개발자 포럼 기조연설에서 언급하였듯이 게셔는 이스라엘의 한 정당의 이름과 중복된다는 이유로 2007년 4월 17일에 이름을 수정했다.[2][3]
아키텍처
인텔이 2006년 12월에 발표한 바에 의하면 샌디브리지의 사양은 다음과 같다.[4][5][6] 이러한 사양은 취소된 걸프타운 프로세서와 비슷하다.
- 4 GHz 클럭 속도
- 4 ~ 8 out-of-order 코어
- SSE 사용않는 경우: 8 DP GFLOPS/코어 (2 DP FP/클락), 32-64 DP GFLOPS/프로세서
- SSE 사용하는 경우: 28 DP GFLOPS/코어 (7 DP FP/클락), 112-224 DP GFLOPS/프로세서
- 64 KB L1 캐시/코어, (3 클락)
- 1 MB L2 캐시/코어, (9 클락)
- 8 MB L3 캐시/코어 (총 8-24 MB) (33 클락), 공용일것이며 코어들 간 동적으로 할당함
- 64 바이트 캐시 라인폭
- 256 바이트/사이클 링 버스 대역폭. 링버스는 코어들을 연결함
- 0-512 MB GDDR / fast DRAM
- 64 GB/s GDDR / fast DRAM 메모리 대역폭
- 50 ns 대기시간의 퀵패스 링크 당 17 GB/s 메모리 대역폭
- 샌디브리지는 코어 2로부터 한 단계 뛰어넘는 혁신일 것이다.
- 샌디브리지는 전력 효율성이 뛰어날 것이다.
- 성능은 코어 갯수의 증가 없이도 향상될 것이다(넷버스트에서 코어 마이크로아키텍처로의 전환과 유사)
- CPU 코어는 확장가능
- 미세한 32 nm 공정으로 부동소수점 연산장치는 나머지 코어에 비교하면 작음.
- 동적 터보는 플랫폼이 상대적으로 차가울 때 CPU의 소비전력이 TDP를 초과하는 것을 허용한다. 동작 주파수는 일분동안에 37%정도 높일 수 있으며 대부분의 경우에 20% 이상으로 동작한다.
- 샌디브리지가 노트북용으로 출시되기 전까지는 네할렘이 서버 플랫폼으로 지속될 것이다. 이것은 CPU의 시장이 두 CPU 라인이로 분할되는 것이다.
- 샌디브리지의 CPU와 GPU는 네할렘이 각각 두개의 다이에 있는 것과는 달리 하나의 다이에 존재할 것 같다.
- 고성능 CPU와 외부 칩 부품들로 인하여 버스가 개선될 것으로 보인다. 내부 버스도 또한 개선될 것이다.
- 샌디브리지 마이크로아키텍처는 프로세서의 코어간 연결에 집중할 것이라고 말한다.
- 만약 22 nm로의 전환이 어려울때 샌디브리지는 3 세대로 진행될 것 같다.(샌디브리지, 아이비브리지, 기타 다른 브리지). 이것은 네할렘과 코어 2에서 2세대로 간 것과는 다르다.
노트북용 샌디브리지는 마이크로아키텍처의 발표와 함께 같이 발표될 예정이다. 이말은 노트북용 네할렘의 생명주기가 1년으로 상대적으로 짧다는 얘기다. [9] 플랫폼 칩셋은 'MCH'보다는 '샌디브리지 시스템 에이전트'라 불릴것 같다.[10]
인텔은 샌디브리지에 고급 벡터 확장(AVX)이라고 하는 새로운 명령어 집합을 발표할 예정이다. [11] 이러한 명령어는 SSE의 확장이다. 데이터 폭은 128비트에서 256 비트로 확대된다. 2개의 연산자 명령어 제한은 4개 연산자로 확대되고 향상된 데이터 재정렬 기능도 추가된. AVX는 부동 소수점 연산이 집중된 애플리케이션에 더욱 더 적합하다.[12] AVX의 향상으로 최대 FLOPS의 성능은 이전 세대 대비 두배 향상될 것이다. 샌디브리지는 VEX 확장가능한 새로운 opocode를 지원 예정이다. [13]
제품군
샌디브리지의 MP 서버(EX) 버전은 2012년 초에 출시될 예정이다. [2]
샌디브리지의 DP 서버(EP) 버전은 8코어에 16개의 스레드를 처리 가능할 것으로 예정된다. 2011년 말에 출시 예정이다. [3]
샌디브리지는 8 코어(16 스레드)와 16 MB L3 캐시도 예상된다.[14]
미래 제품
인텔 틱-톡 전략으로서 32 nm 공정 기술 기반의 샌디브리지는 2012년에 출시될 예정이며 아이비 브리지로 불릴 예정이다. 22 nm 공정 기술 기반 아이비 브리지 이후는 해스웰이다.[15][16]
같이 보기
주석
- ↑ Kristopher Kubicki (2007년 4월 17일). “Intel Life After "Conroe"”. DailyTech. 2011년 8월 31일에 확인함.
- ↑ Charlie Demerjian (2007년 5월 20일). “Justin Ratner brings out the babes”. The Inquirer. 2011년 8월 31일에 확인함.
- ↑ “Lynnfield on track for Holiday Refresh 2009, Havendale purposed delay to Jan 2010 - Expreview.com”. 2008년 9월 4일. 2011년 8월 31일에 확인함.
- ↑ Davis, Ed. “Tera Tera Tera” (PDF). Slide #31쪽. 2007년 6월 1일에 확인함.
- ↑ vr-zone forum - Intel Larrabee GPU vs Gesher CPU
- ↑ ars - Clearing up the confusion over Intel's Larrabee, part II
- ↑ 2つのCPU開発チームに競わせるIntelの社内戦略
- ↑ [1]
- ↑ [http://pc.watch.impress.co.jp/docs/2008/0602/kaigai442.htm ソケット数の制約から脱却する Nehalem世代のIntel CPU]
- ↑ Intel Career Section - Job description: System Validation Engineer – 550561
- ↑ Jason Cross (2008년 3월 17일). “Intel Offers Peek at Nehalem and Larrabee”. ExtremeTech.
- ↑ Intel IDF Preview: Tukwilla, Dunnington, Nehalem and Larrabee
- ↑ TGDaily
- ↑ CanardPC (French). “IDF Shanghaï : From Nehalem to Haswell”.
- ↑ CanardPC (French). “IDF Shanghaï : From Nehalem to Haswell”.
- ↑ Intel to deliver six-core Xeon processor this year