SDRAM: 두 판 사이의 차이
보이기
내용 삭제됨 내용 추가됨
ToePeu.bot (토론 | 기여) 잔글 로봇이 바꿈: ar:إس دي رام |
|||
14번째 줄: | 14번째 줄: | ||
'''싱글 데이터 레이트 SDRAM'''('''SDR SDRAM''', '''S'''ingle '''D'''ata '''R'''ate '''SDRAM''')은 클럭 사이클 한 개 당 한 개의 커맨드(command)를 받거나 한 워드(word) 만큼의 데이터(data)를 주고받을 수 있는 SDRAM을 말한다. 전형적인 클럭 주파수는 100 및 133 MHz였다. 데이터 버스 사이즈는 4 비트, 8 비트, 16 비트 등으로 다양하였는데, 단 일반적으로 SDR SDRAM 칩들은 64 (non-ECC) 혹은 72 ([[ECC]]) 비트를 한 번에 읽을 수 있는 168 핀 [[DIMM]] 형태로 조립되었다. |
'''싱글 데이터 레이트 SDRAM'''('''SDR SDRAM''', '''S'''ingle '''D'''ata '''R'''ate '''SDRAM''')은 클럭 사이클 한 개 당 한 개의 커맨드(command)를 받거나 한 워드(word) 만큼의 데이터(data)를 주고받을 수 있는 SDRAM을 말한다. 전형적인 클럭 주파수는 100 및 133 MHz였다. 데이터 버스 사이즈는 4 비트, 8 비트, 16 비트 등으로 다양하였는데, 단 일반적으로 SDR SDRAM 칩들은 64 (non-ECC) 혹은 72 ([[ECC]]) 비트를 한 번에 읽을 수 있는 168 핀 [[DIMM]] 형태로 조립되었다. |
||
{{부분 토막글}} |
{{부분 토막글}} |
||
== 주석 == |
== 주석 == |
2008년 4월 13일 (일) 00:36 판
SDRAM, 에스디 램은 Synchronous Dynamic Random Access Memory 의 약자이다. SDRAM 은 DRAM 의 발전된 형태이며 보통 DRAM 과는 달리 제어 장치 입력을 클록펄스(Clock Pulse)와 동시에 일어나도록 하는 동기식 DRAM이다.
DDR SDRAM의 보급으로 SDR SDRAM이라는 관례적인 명칭이 주어졌다. SDR은 Single Data Rate 의 약자이다. 이 의미는 기존의 SDRAM 이 각 클록펄스가 상승 또는 하강하는 시점에서 한번만 정보를 전송하는 것에서 나온 명칭이다.
SDR SDRAM
싱글 데이터 레이트 SDRAM(SDR SDRAM, Single Data Rate SDRAM)은 클럭 사이클 한 개 당 한 개의 커맨드(command)를 받거나 한 워드(word) 만큼의 데이터(data)를 주고받을 수 있는 SDRAM을 말한다. 전형적인 클럭 주파수는 100 및 133 MHz였다. 데이터 버스 사이즈는 4 비트, 8 비트, 16 비트 등으로 다양하였는데, 단 일반적으로 SDR SDRAM 칩들은 64 (non-ECC) 혹은 72 (ECC) 비트를 한 번에 읽을 수 있는 168 핀 DIMM 형태로 조립되었다.
이 문단은 아직 미완성입니다. 여러분의 지식으로 알차게 문서를 완성해 갑시다. |
주석
- ↑ micron.com. “SDRAM Part Catalog”.
이 글은 컴퓨터에 관한 토막글입니다. 여러분의 지식으로 알차게 문서를 완성해 갑시다. |