XDR DRAM

위키백과, 우리 모두의 백과사전.
이동: 둘러보기, 검색
XDR DRAM

XDR DRAM(extreme data rate dynamic random-access memory)은 램버스 RDRAM의 뒤를 잇는 고성능 인터페이스이다. DDR2 SDRAMGDDR4 기술과 경쟁한다. 소니의 게임 콘솔 PS3에 쓰인 램이다.

프로토콜[편집]

XDR DRAM 요청 패킷 포맷[1]
클럭
에지
비트 NOP 컬럼 읽기/쓰기 캘리브레이트/파워 다운 프리차지/리프레시 로우 액티베이트 마스크 화이트
비트 비트 설명 비트 설명 비트 설명 비트 설명 비트 설명
RQ11 0 0 COL opcode 0 COLX opcode 0 ROWP opcode 0 ROWA opcode 1 COLM opcode
RQ10 0 0 0 0 1 M3 Write mask
low bits
RQ9 0 0 1 1 R9 Row address
high bits
M2
RQ8 0 1 0 1 R10 M1
RQ7 x WRX Write/Read bit x 예비 POP1 Precharge delay (0–3) R11 M0
RQ6 x C8 Column address
high bits
x POP0 R12 예비 C8 Column address
high bits
RQ5 x C9 x x 예비 R13 C9
RQ4 x C10 예비 x x R14 C10 예비
RQ3 x C11 XOP3 Subopcode x R15 C11
RQ2 x BC2 Bank address XOP2 BP2 Precharge bank BA2 Bank address BC2 Bank address
RQ1 x BC1 XOP1 BP1 BA1 BC1
RQ0 x BC0 XOP0 BP0 BA0 BC0
RQ11 x DELC Command delay (0–1) x 예비 POP2 Precharge enable DELA Command delay (0–1) M7 Write mask
high bits
RQ10 x x 예비 x ROP2 Refresh command R8 Row address
low bits
M6
RQ9 x x x ROP1 R7 M5
RQ8 x x x ROP0 R6 M4
RQ7 x C7 Column address
low bits
x DELR1 Refresh delay (0–3) R5 C7 Column address
low bits
RQ6 x C6 x DELR0 R4 C6
RQ5 x C5 x x 예비 R3 C5
RQ4 x C4 x x R2 C4
RQ3 x SC3 Sub-column address x x R1 SC3 Sub-column address
RQ2 x SC2 x BR2 Refresh bank R0 SC2
RQ1 x SC1 x BR1 SR1 Sub-row address SC1
RQ0 x SC0 x BR0 SR0 SC0

각주[편집]

  1. XDR™ Architecture Archived July 24, 2011, - Wayback Machine. (Rambus)

바깥 고리[편집]