연산 RAM: 두 판 사이의 차이

위키백과, 우리 모두의 백과사전.
내용 삭제됨 내용 추가됨
Ryuch (토론 | 기여)
TedBot (토론 | 기여)
잔글 봇: 틀 이름 및 스타일 정리
3번째 줄: 3번째 줄:


== 개요 ==
== 개요 ==
가장 영향력있는 연산 RAM 구현은 The Berkeley IRAM Project 에서 나왔다. 벡터 IRAM (V-IRAM)은 [[동적 램|DRAM]]과 [[벡터 프로세서]]를 한 칩안에 집적하였다. <ref name="kozyrakis">
가장 영향력있는 연산 RAM 구현은 The Berkeley IRAM Project 에서 나왔다. 벡터 IRAM (V-IRAM)은 [[동적 램|DRAM]]과 [[벡터 프로세서]]를 한 칩안에 집적하였다.<ref name="kozyrakis">
Christoforos E. Kozyrakis,
Christoforos E. Kozyrakis,
Stylianos Perissakis,
Stylianos Perissakis,
19번째 줄: 19번째 줄:


== 예 ==
== 예 ==
1980년대에는 [[포스 (프로그래밍 언어)|FORTH]] 를 실행하는 작은 CPU가 PUSH와 POP명령어를 개선하기 위해 [[동적 램|DRAM]] 칩안에 넣어졌다. [[포스 (프로그래밍 언어)|FORTH]] 는 스택 지향 프로그래밍 언어이기 때문에 효율성이 향상되었습니다.
1980년대에는 [[포스 (프로그래밍 언어)|FORTH]]를 실행하는 작은 CPU가 PUSH와 POP명령어를 개선하기 위해 [[동적 램|DRAM]] 칩안에 넣어졌다. [[포스 (프로그래밍 언어)|FORTH]]는 스택 지향 프로그래밍 언어이기 때문에 효율성이 향상되었습니다.


1980 년대 초반에 만들어진 트랜스퓨터는 프로세서 인 메모리로 커다란 메모리 칩으로 되어있었다.
1980 년대 초반에 만들어진 트랜스퓨터는 프로세서 인 메모리로 커다란 메모리 칩으로 되어있었다.


2021년 삼성전자에서는 메모리 안에 인공지능 관련 연산을 수행하는 프로세서를 내장한 HBM-PIM(High Bandwidth Memory - Processor In Memory) 칩을 발표하였다. <ref>양태훈, [https://zdnet.co.kr/view/?no=20210217091004 가보지 않은 AI 메모리의 땅, 삼성이 먼저 밟았다], ZDNet</ref>
2021년 삼성전자에서는 메모리 안에 인공지능 관련 연산을 수행하는 프로세서를 내장한 HBM-PIM(High Bandwidth Memory - Processor In Memory) 칩을 발표하였다.<ref>양태훈, [https://zdnet.co.kr/view/?no=20210217091004 가보지 않은 AI 메모리의 땅, 삼성이 먼저 밟았다], ZDNet</ref>


==주석==
==주석==
{{주석}}
{{각주}}


[[분류:컴퓨터 구조]]
[[분류:컴퓨터 구조]]

2021년 2월 19일 (금) 08:10 판

연산 RAM 혹은 연산 랜덤 엑세스 메모리(Computational RAM, C-RAM)는 연산 처리 장치가 동일한 칩에 통합 된 랜덤 액세스 메모리이다. 이를 통해 C-RAM을 SIMD 컴퓨터로 사용할 수 있다. 이를 이용하면 메모리 칩 내에서 메모리 대역폭을보다 효율적으로 사용할 수 있다.

개요

가장 영향력있는 연산 RAM 구현은 The Berkeley IRAM Project 에서 나왔다. 벡터 IRAM (V-IRAM)은 DRAM벡터 프로세서를 한 칩안에 집적하였다.[1]

1980년대에는 FORTH를 실행하는 작은 CPU가 PUSH와 POP명령어를 개선하기 위해 DRAM 칩안에 넣어졌다. FORTH는 스택 지향 프로그래밍 언어이기 때문에 효율성이 향상되었습니다.

1980 년대 초반에 만들어진 트랜스퓨터는 프로세서 인 메모리로 커다란 메모리 칩으로 되어있었다.

2021년 삼성전자에서는 메모리 안에 인공지능 관련 연산을 수행하는 프로세서를 내장한 HBM-PIM(High Bandwidth Memory - Processor In Memory) 칩을 발표하였다.[2]

주석

  1. Christoforos E. Kozyrakis, Stylianos Perissakis, David Patterson, Thomas Anderson, et al. "Scalable Processors in the Billion-Transistor Era: IRAM". IEEE Computer (magazine). 1997. says "Vector IRAM ... can operate as a parallel built-in self-test engine for the memory array, significantly reducing the DRAM testing time and the associated cost."
  2. 양태훈, 가보지 않은 AI 메모리의 땅, 삼성이 먼저 밟았다, ZDNet