연산 RAM: 두 판 사이의 차이
내용 삭제됨 내용 추가됨
편집 요약 없음 |
|||
1번째 줄: | 1번째 줄: | ||
'''연산 RAM''' 혹은 '''연산 랜덤 엑세스 메모리(Computational RAM, C-RAM)는''' [[중앙 처리 장치|연산 처리 장치]]가 동일한 칩에 통합 된 [[랜덤 액세스 메모리]] |
'''연산 RAM''' 혹은 '''연산 랜덤 엑세스 메모리(Computational RAM, C-RAM)는''' [[중앙 처리 장치|연산 처리 장치]]가 동일한 칩에 통합 된 [[랜덤 액세스 메모리]]이다. 이를 통해 C-RAM을 [[SIMD]] 컴퓨터로 사용할 수 있다. 이를 이용하면 메모리 칩 내에서 메모리 대역폭을보다 효율적으로 사용할 수 있습니다. |
||
== 개요 == |
== 개요 == |
2021년 2월 17일 (수) 19:50 판
연산 RAM 혹은 연산 랜덤 엑세스 메모리(Computational RAM, C-RAM)는 연산 처리 장치가 동일한 칩에 통합 된 랜덤 액세스 메모리이다. 이를 통해 C-RAM을 SIMD 컴퓨터로 사용할 수 있다. 이를 이용하면 메모리 칩 내에서 메모리 대역폭을보다 효율적으로 사용할 수 있습니다.
개요
가장 영향력있는 연산 RAM 구현은 The Berkeley IRAM Project 에서 나왔습니다. 벡터 IRAM (V-IRAM)은 DRAM과 벡터 프로세서를 한 칩안에 집적하였다. [1]
예
1980년대에는 FORTH 를 실행하는 작은 CPU가 PUSH와 POP명령어를 개선하기 위해 DRAM 칩안에 넣어졌다. FORTH 는 스택 지향 프로그래밍 언어이기 때문에 효율성이 향상되었습니다.
1980 년대 초반에 만들어진 트랜스퓨터는 프로세서 인 메모리로 커다란 메모리 칩으로 되어있었다.
2021년 삼성전자에서는 메모리 안에 인공지능 관련 연산을 수행하는 프로세서를 내장한 HBM-PIM(High Bandwidth Memory - Processor In Memory) 칩을 발표하였다. [2]
주석
- ↑ Christoforos E. Kozyrakis, Stylianos Perissakis, David Patterson, Thomas Anderson, et al. "Scalable Processors in the Billion-Transistor Era: IRAM". IEEE Computer (magazine). 1997. says "Vector IRAM ... can operate as a parallel built-in self-test engine for the memory array, significantly reducing the DRAM testing time and the associated cost."
- ↑ 양태훈, 가보지 않은 AI 메모리의 땅, 삼성이 먼저 밟았다, ZDNet