"SDRAM"의 두 판 사이의 차이

둘러보기로 가기 검색하러 가기
188 바이트 추가됨 ,  1년 전
1 개의 출처 구조, 0 개의 링크를 깨진 것으로 표시 #IABot (v2.0beta14)
잔글 (봇: 틀 이름 및 스타일 정리)
(1 개의 출처 구조, 0 개의 링크를 깨진 것으로 표시 #IABot (v2.0beta14))
== SDRAM의 세대 ==
=== SDR SDRAM ===
[[파일:Micron 48LC32M8A2-AB.jpg|섬네일|right|250px| [[사운드 블라스터 X-Fi|사운드 블라스터 X-Fi 프로]]의 64 메가바이트 사운드 메모리는 [[마이크론 테크놀로지|마이크론]] 48LC32M8A2-75 C SDRAM 칩을 사용하며 133MHz/7.5 나노초 8 비트의 너비로 동작한다<!-- x8 3.3V TSOP-54 CL=3 PC133 --> <ref>{{웹 인용
{{웹 인용
| 제목 = SDRAM Part Catalog
| url = http://www.micron.com/products/dram/sdram/partlist
| 날짜 = 2007-09-28
| 저자 = micron.com}}</ref>]]
| 확인날짜 = 2007-11-16
| 보존url = https://web.archive.org/web/20071123042203/http://www.micron.com/products/dram/sdram/partlist
| 보존날짜 = 2007-11-23
| 깨진링크 = 예
}}
</ref>]]
'''싱글 데이터 레이트 SDRAM'''('''SDR SDRAM''', '''S'''ingle '''D'''ata '''R'''ate '''SDRAM''')은 클럭 사이클 한 개 당 한 개의 커맨드(command)를 받거나 한 워드(word) 만큼의 데이터(data)를 주고받을 수 있는 SDRAM을 말한다. 전형적인 클럭 주파수는 100 및 133 MHz였다. 데이터 버스 사이즈는 4 비트, 8 비트, 16 비트 등으로 다양하였는데, 단 일반적으로 SDR SDRAM 칩들은 64 (non-ECC) 혹은 72 ([[오류 정정 부호|ECC]]) 비트를 한 번에 읽을 수 있는 168 핀 [[DIMM]] 형태로 조립되었다.
 

편집

264,419

둘러보기 메뉴