본문으로 이동

클럭당 명령어 처리 횟수

위키백과, 우리 모두의 백과사전.

사이클 당 명령어 처리 횟수(instructions per cycle, IPC)는 한 사이클 당 완료 가능한 명령어 개수를 뜻한다. 유사한 용어로 CPI(Cycle Per Instruction)가 있으며 이는 명령어 당 평균 소요 사이클(사이클/개)을 뜻한다. 즉, 역수값이다.

다양한 마이크로아키텍처를 위한 사이클 당 FLOP

[편집]
CPU 계열 2배 정밀도 단일 정밀도
Intel Core and Intel Nehalem 4 IPC 8 SP IPC
Intel Sandy Bridge and Intel Ivy Bridge 8 DP IPC 16 SP IPC
Intel Haswell, Intel Broadwell and Intel Skylake (Client) 16 DP IPC 32 SP IPC
Intel Skylake (Server) 32 DP IPC 64 SP IPC
AMD K10 4 DP IPC 8 SP IPC
AMD Bulldozer, AMD Piledriver and AMD Steamroller, per module (two cores) 8 DP IPC 16 SP IPC
Intel Atom (Bonnell, Saltwell, Silvermont and Goldmont) 2 DP IPC 4 SP IPC
AMD Bobcat 2 DP IPC 4 SP IPC
AMD Jaguar 4 DP IPC 8 SP IPC
ARM Cortex-A7 1 IPC 8 SP IPC
ARM Cortex-A9 1 IPC 8 SP IPC
ARM Cortex-A15 1 DP IPC 8 SP IPC
ARM Cortex-A32 2 DP IPC 8 SP IPC
ARM Cortex-A35 2 DP IPC 8 SP IPC
ARM Cortex-A53 2 DP IPC 8 SP IPC
ARM Cortex-A57 2 DP IPC 8 SP IPC
ARM Cortex-A72 2 DP IPC 8 SP IPC
Qualcomm Krait 1 DP IPC 8 SP IPC
Qualcomm Kryo 2 DP IPC 8 SP IPC
IBM PowerPC A2 (Blue Gene/Q), per core 8 DP IPC (SP 요소는 DP로 확장되며 동일한 유닛 상에서 처리된다)
IBM PowerPC A2 (Blue Gene/Q), per thread 4 DP IPC (SP 요소는 DP로 확장되며 동일한 유닛 상에서 처리된다)
Intel Xeon Phi (Knights Corner), per core 16 DP IPC 32 SP IPC
Intel Xeon Phi (Knights Corner), per thread (two per core) 8 DP IPC 16 SP IPC

같이 보기

[편집]