전자공학에서 감산기는 가산기처럼 동일한 접근을 이용하여 설계할 수 있다. 이진 빼기 과정은 아래와 같이 요약된다. 일반적으로 다시 말하면 3개의 비트는 다음과 같은 각 비트를 포함한다: 피감수 (), 감수 (), 이전 비트로부터 (낮은) 위치로 빌림수 (). 출력은 차이수 ()과 빌림수 이다.
), 
), 이전 비트로부터 (낮은) 위치로 
). 출력은 차이수 (
)과 빌림수 
이다.
